AMD Venice-X Bawa 3D V-Cache ke Data Center pada 2027

Telset.id – AMD memastikan teknologi 3D V-Cache kembali ke jajaran prosesor data center melalui Venice-X yang dijadwalkan meluncur pada paruh kedua 2027. Chip ini menjadi penerus Genoa-X yang hadir pada 2023, sekaligus mengakhiri jeda empat tahun setelah Turin meluncur tanpa chip berlapis SRAM. Langkah ini menandai kembalinya AMD ke segmen HPC dengan kombinasi frekuensi tinggi dan cache besar dalam satu prosesor.

Venice-X membawa 96 core dan 1.152 MB L3 cache, sama seperti EPYC 9684X (Genoa-X). Perubahan paling krusial bukan pada jumlah core atau kapasitas cache, melainkan pada clock boost yang mencapai 5,3 GHz. Angka tersebut menjadi puncak frekuensi tertinggi yang tersedia di seluruh lini Venice dan sangat bermanfaat untuk beban kerja HPC yang menjadi target Venice-X.

AMD sebelumnya memperkenalkan hybrid bonding pada prosesor EPYC lewat Milan-X di 2022, lalu menyusul Genoa-X sekitar setahun kemudian. Turin hadir tanpa chip dengan stacked SRAM, sehingga kehadiran Venice-X menutup celah yang sempat terbuka di portofolio EPYC -X.

Perbandingan EPYC -X dari Generasi ke Generasi

Jika dibandingkan dengan chip EPYC -X generasi sebelumnya, clock boost pada chip X selalu lebih rendah dan frekuensi tinggi hanya tersedia di chip standar dari setiap keluarga. Milan mampu mencapai 4,1 GHz, sementara Genoa bisa menyentuh 4,4 GHz, tetapi tidak pada chip EPYC -X. Venice-X menyatukan frekuensi tinggi dengan kumpulan L3 hasil bonding untuk beban kerja HPC.

Berikut perbandingan tiga chip EPYC -X teratas berdasarkan data yang dipaparkan:

• EPYC 7773X (Milan-X): 64 core / 128 thread, base / boost 2,2 / 3,5 GHz, L3 cache 768 MB, TDP 280 W
• EPYC 9684X (Genoa-X): 96 core / 192 thread, base / boost 2,55 / 3,7 GHz, L3 cache 1.152 MB, TDP 400 W
• EPYC 9006X (SKU belum diketahui, Venice-X): 96 core / 192 thread, base / boost X.X / 5,3 GHz, L3 cache 1.152 MB, TDP belum diketahui (kemungkinan 400 hingga 600 W)

Masih ada sejumlah detail yang belum diungkap soal Venice-X, termasuk base frequency, jumlah SKU dalam lineup beserta spesifikasinya, dan TDP. Meski begitu, chip ini tampaknya menggunakan socket SP7, sejalan dengan chip EPYC -X sebelumnya. Platform SP7 menyediakan 96 lane PCIe 6.0, sementara platform SP8 yang menyasar segmen enterprise menukar jalur memori dengan lane PCIe.

Venice-X hadir dengan konfigurasi memori 16 channel penuh yang tersedia di SP7, termasuk dukungan MRDIMMs pada 12.800 MT/s yang mampu mendorong bandwidth memori per socket sebesar 1,6 TB/s seperti yang dikutip. Dukungan PCIe 6.0 dan bandwidth memori hampir empat kali lipat per socket menjadi pembeda dibanding Genoa-X.

Kombinasi Frekuensi Tinggi dan Cache Besar untuk HPC

Menurut AMD, pernikahan krusial pada Venice-X untuk beban kerja HPC adalah frekuensi tinggi dengan kumpulan cache berlapis yang besar. AMD saat ini memelihara chip EPYC ber-3D V-Cache dan berfrekuensi tinggi di armada HPC-nya untuk menjalankan beban kerja EDA internal.

AMD Fellow Phil Steinke menyebut perusahaan menjalankan analisis performa pada beban kerja tersebut untuk mengarakterisasi performa, mengoptimalkan desain EPYC, dan mendorong mitra mengoptimalkan perangkat lunak mereka. Konsumen terbesar armada HPC tersebut sejauh ini adalah beban kerja function verification yang mencakup lebih dari separuh komputasi yang digunakan AMD.

Beban kerja tersebut merupakan simulasi logika yang muncul pada perkakas seperti Cadence Xcelium, dan Steinke menyebut tim EPYC menjalankannya “24 x 7 x 365”. Salah satu contoh beban kerja itu mengukur IPC dengan utilitas pemantauan uProf milik AMD. Dengan 3D V-Cache, AMD menyatakan beban kerja tersebut selesai 40% lebih cepat pada sekitar dua kali instructions per clock. AMD tidak menjelaskan chip mana yang dibandingkan atau aplikasi apa yang digunakan, tetapi perbandingan tersebut dilakukan antara armada EPYC dengan dan tanpa 3D V-Cache.

Steinke menjelaskan bahwa selama Milan dan Genoa, chip berfrekuensi tinggi selalu sedikit lebih unggul di sisi frekuensi. “Kamu tidak memiliki dikotomi itu dengan Venice-X. Kamu bisa mendapatkan yang terbaik dari kedua dunia dalam satu CPU, dan inilah yang benar-benar kami nantikan untuk digunakan sendiri,” ujarnya.

AMD juga menggunakan MEXT, teknologi flash-as-DRAM berbasis AI, untuk memperbesar kapasitas memori bagi beban kerja EDA. Saat menerapkan Venice-X, Steinke menyatakan perusahaan akan terus menggunakan MEXT.

AMD belum membagikan benchmark Venice-X. Namun, perusahaan menyertakan sejumlah benchmark HPC yang lebih spesifik yang membandingkan EPYC 9686F berfrekuensi tinggi dengan Intel Xeon 6980P pada beberapa beban kerja HPC seperti computational fluid dynamics. Dalam pengujian AMD, 9686F tercatat 1,6 kali lebih cepat pada benchmark tersebut meski berjalan dengan 32 core lebih sedikit.

Dalam pengujian Tom’s Hardware pada konfigurasi 2P, EPYC 9686F menyelesaikan simulasi hidrodinamika kompleks CloverLeaf dalam sekitar sepertiga waktu yang dibutuhkan satu Xeon 6980P. Hasil ini menunjukkan EPYC 9686F cukup impresif pada sejumlah beban kerja HPC yang dijalankan.

Venice-X menjadi bagian dari rangkaian panjang pengembangan EPYC berbasis Zen 6. Sebelumnya, AMD telah memaparkan EPYC 9006 Venice sebagai CPU 256 core untuk AI data center. Perusahaan juga merinci Venice 9996 yang diklaim 20% lebih cepat dari Nvidia Vera.

Venice-X dijadwalkan meluncur pada paruh kedua 2027, sementara CPU Venice untuk platform SP7 dan SP8 sudah mulai bergulir saat ini. Pada paruh kedua tahun yang sama, AMD juga menyiapkan Verano yang diposisikan sebagai AI host node dengan memori SOCAMM2 LPDDR5X.

[ META_DESCRIPTION]
AMD Venice-X meluncur paruh kedua 2027 dengan 96 core, 1.152 MB L3 cache, dan clock boost 5,3 GHz untuk beban kerja HPC data center.