Telset.id – Samsung memperkenalkan peta jalan tiga fase untuk mengubah high-bandwidth memory (HBM) menjadi sistem memori-terintegrasi-komputasi, yang berpuncak pada arsitektur zHBM. Dalam konsep ini, prosesor ditempatkan langsung di bawah tumpukan DRAM, menghilangkan koneksi interposer 2.5D konvensional antara memori dan prosesor.
Detail roadmap ini dipresentasikan di ajang Hot Chips 2026 oleh Sangwook Han dari tim desain DRAM Samsung. Han mengidentifikasi base die sebagai kunci utama evolusi ini, yang dimulai dari keputusan Samsung memproduksi base die HBM pada proses logika canggih. Dimulai dari HBM4, Samsung memindahkan base die ke proses logika 4nm untuk mengurangi konsumsi daya dan meminimalkan luas die.
Pendekatan ini memberikan Samsung silikon yang jauh lebih mumpuni. Perusahaan menyatakan bahwa die yang dibangun dengan kelas proses logika yang sama dengan XPU dapat melakukan lebih dari sekadar menjadi antarmuka data. Samsung kini berencana memindahkan lebih banyak fungsi ke dalam base die secara progresif, hingga akhirnya menghilangkan jarak fisik antara memori dan XPU sepenuhnya.
Arsitektur HBM Saat Ini dan Keterbatasannya
Arsitektur HBM saat ini terdiri dari beberapa DRAM core die yang ditumpuk secara vertikal di atas base die dan terhubung melalui ribuan TSV. Tumpukan ini berada di samping XPU pada interposer, dengan base die menjembatani memori dan silikon komputasi. Bandwidth menjadi pendorong utama evolusi HBM, di mana HBM4 saat ini memiliki bandwidth sekitar 1 hingga 5 TB/s melalui 1.000 hingga 2.000 I/O yang beroperasi pada 8 hingga 16 Gbps masing-masing.
Masalahnya, cara konvensional untuk meningkatkan bandwidth menghadirkan tantangan signifikan. Kecepatan sinyal TSV sulit ditingkatkan, sehingga generasi HBM menambahkan lebih banyak TSV, yang mengonsumsi area dan memaksa pitch TSV lebih rapat. PHY juga semakin menuntut, di mana HBM4 menggandakan jumlah I/O data dari 1.024 menjadi 2.048 DQ, dan kecepatan sinyal terus meningkat.
Daya menjadi isu yang lebih besar. Meskipun energi per bit membaik, total daya HBM terus naik karena bandwidth meningkat lebih cepat. Samsung menyatakan inilah alasan HBM4 memindahkan base die ke proses logika canggih, karena logika yang lebih padat dan efisien mengurangi konsumsi daya. Langkah ini mendasari dan memungkinkan rencana tiga fase tersebut.
Node logika canggih mengecilkan sirkuit antarmuka sekaligus memungkinkan base die HBM menjalankan fungsi yang sebelumnya ditangani prosesor. Samsung menyebut arah ini sebagai custom HBM atau cHBM, yang mempertahankan tumpukan DRAM konvensional tetapi menyesuaikan logika di bawahnya untuk akselerator tertentu.
Fase 1: Reklamasi Area XPU
Fase pertama berfokus mengembalikan area prosesor ke komputasi dalam apa yang disebut Samsung sebagai “XPU area reclamation.” Akselerator AI menghadapi dinding skala yang familiar, seperti perlambatan skala proses dan die yang menekan batas reticle dan interposer. Untuk memperluas komputasi, Samsung berencana mengusir blok non-komputasi dan memindahkan fungsinya ke silikon base die yang kurang dimanfaatkan.
Target pertama adalah HBM Physical Interface (PHY), salah satu blok terbesar di base die. Samsung mengusulkan penggantian antarmuka tradisional dengan link die-to-die (D2D) yang jauh lebih kecil. Pada base die HBM4 berukuran 11 × 12,8mm, PHY konvensional menempati lebih dari 8 × 4mm, sementara blok D2D custom HBM sekitar 8,5 × 1,5mm, dengan kedalaman kanal dipotong dari 5,5mm menjadi 2mm.
Sebaliknya, mengecilkan daya yang sama ke silikon yang lebih sedikit meningkatkan kepadatan daya dan menciptakan hotspot. Solusi Samsung adalah Heat Path Block (HPB) yang menyediakan rute alternatif bagi panas untuk keluar dari wilayah antarmuka yang terkonsentrasi. Perusahaan menyatakan HPB yang menutupi lebih dari separuh PHY dapat memangkas suhu puncak hingga lebih dari 35%.
Perubahan Fase 1 yang lebih besar adalah memindahkan memory controller dari XPU ke base die custom HBM. Han memperkirakan controller mencakup 5 hingga 10% area XPU — ruang yang jika diisi komputasi dapat menghasilkan peningkatan performa 10–20%. Memindahkan controller ke dekat memori juga memungkinkan skema perbaikan berbasis SRAM baru di mana alamat C-die yang gagal dapat dialihkan ke SRAM di base die.
Fase 2 mengisi ruang base die yang masih substansial dengan lebih banyak fungsi. Samsung mengusulkan fitur telemetri dan keandalan seperti SoC, termasuk sensor termal, voltase, proses, dan penuaan, serta perangkat keras self-test yang lebih canggih. Perusahaan juga ingin menggunakan tepi base die untuk ekspansi memori langsung, dengan controller dan PHY khusus yang menghubungkan memori eksternal sekunder langsung ke custom HBM.
Han menyatakan memori tambahan itu bisa berupa LPDDR atau bahkan HBM, menawarkan bandwidth lebih tinggi dan latensi lebih rendah daripada ekstensi memori berbasis PCIe. Terakhir di Fase 2 adalah komputasi — tepat di base die. Samsung ingin menempatkan elemen pemrosesan (PEs) terpilih di bawah DRAM, membebani pekerjaan terikat memori sementara operasi komputasi berat tetap di GPU. Arsitektur 2.5D yang lebih luas ini disebut advanced HBM (aHBM).
Fase 3: zHBM Menuju Struktur 3D Penuh
Fase 3 tampaknya menjadi langkah paling radikal Samsung, dengan perusahaan menghentikan optimasi arsitektur HBM dan membangunnya kembali. Samsung memperkenalkan zHBM sebagai “solusi pamungkas” untuk memaksimalkan bandwidth di bawah batas daya AI masa depan yang brutal. Konsep zHBM menghilangkan pengaturan berdampingan XPU dan HBM di seluruh interposer, menggantinya dengan prosesor yang duduk langsung di bawah tumpukan DRAM dalam struktur 3D sejati.
Arsitektur ini memungkinkan Samsung mengganti edge PHY yang besar dengan I/O terdistribusi di seluruh die. Data tidak lagi harus bepergian secara lateral melintasi interposer, sehingga memperpendek jalur fisik dan menghilangkan kebutuhan PHY HBM konvensional dan antarmuka link D2D. Samsung menyebut payoff terbesarnya adalah daya, dengan proyeksi zHBM memangkas daya I/O sekitar 70% dibandingkan HBM5.
Dalam contoh lain, Samsung memodelkan sekitar 2,3X lebih banyak bandwidth DRAM sambil mengurangi daya memori sekitar 100W dibandingkan sistem empat tumpukan HBM4E. Di sisi lain, termal menjadi komplikasi yang jelas. Han mengatakan Samsung menargetkan tumpukan zHBM sekitar empat tingkat, dibandingkan konfigurasi 12 atau 16 tingkat yang lebih tinggi pada HBM konvensional, khususnya karena panas.
I/O terdistribusi membantu dengan menyebarkan sirkuit daripada memusatkannya ke hotspot, tetapi zHBM adalah tindakan penyeimbangan yang melibatkan kapasitas, bandwidth, panas, dan integrasi fisik. Manufaktur zHBM juga memerlukan wafer-on-wafer bonding canggih dan hybrid copper bonding untuk memenuhi kepadatan I/O yang dibutuhkan, dengan proses co-design yang jauh lebih ketat antara tim DRAM dan SoC.
Samsung tidak memberikan tanggal peluncuran atau garis waktu yang pasti untuk fase-fase tersebut. Namun, base die logika 4nm HBM4 adalah titik awal yang konkret, sementara cHBM dan aHBM adalah ekstensi jangka dekat, dengan zHBM sebagai titik akhir jangka panjang.
Roadmap ini menunjukkan bagaimana Samsung merespons kebutuhan AI yang terus berkembang, di mana bandwidth dan efisiensi daya menjadi faktor penentu. Dengan memindahkan fungsi komputasi ke base die dan akhirnya mengadopsi struktur 3D penuh, Samsung berupaya mengatasi keterbatasan fisik HBM konvensional sambil membuka jalan bagi generasi akselerator AI berikutnya.
Komentar
Belum ada komentar.