Telset.id – Konsorsium riset semikonduktor yang terdiri dari Imec, ASML, dan TSMC berhasil mengintegrasikan transistor tipe-n dan tipe-p dengan saluran 2D setipis atom pada wafer 300mm standar, mencapai contacted poly pitch (CPP) 50nm — jarak terkecil yang pernah didemonstrasikan untuk perangkat 2D komplementer dan masuk dalam jangkauan silikon terdepan saat ini.
Ketiga perusahaan mempresentasikan hasil riset ini pada pekan ini di IEEE/JSAP Symposium on VLSI Technology and Circuits, menggunakan satu kali eksposur EUV (extreme ultraviolet) untuk mencetak panjang saluran transistor hingga 28nm. Imec melaporkan bahwa 94% transistor terintegrasi berfungsi dengan benar, dengan rasio arus on/off di atas 100.000.
Perangkat saluran-n menggunakan molibdenum disulfida (MoS₂), sementara perangkat saluran-p menggunakan tungsten diselenida (WSe₂) atau tungsten disulfida (WS₂). Material ini dikenal sebagai 2D transition metal dichalcogenides (TMD) yang telah diteliti selama lebih dari satu dekade. Imec sendiri telah memfabrikasi transistor uji MoS₂ sejak akhir 2010-an.
Yang membedakan riset kali ini adalah kedua polaritas transistor dibangun bersama dalam satu alur proses wafer 300mm standar, bukan sebagai perangkat tunggal terisolasi yang dipola dengan litografi kasar. Transistor yang didemonstrasikan mencapai lebar aktif hingga 75nm dan ketebalan oksida ekuivalen mendekati 2nm. Kedua polaritas mati sepenuhnya pada tegangan gerbang nol, dan Imec menyatakan bahwa perangkat saluran-p WSe₂ berkinerja mendekati hasil laboratorium terbaik yang pernah dilaporkan, mempersempit kesenjangan pada sisi tipe-p yang secara historis lebih lemah dalam CMOS 2D.
Sebagai perbandingan, pitch 50nm ini lebih rapat daripada contacted gate pitch 54nm milik node kelas 10nm Intel.
Membangun Transistor Terbalik
Hambatan kontak telah menjadi kendala dominan dalam skalabilitas transistor 2D. Saluran yang setipis atom membawa arus yang relatif kecil, dan sambungan antara kontak logam dengan film 2D cenderung membatasi apa yang bisa disalurkan oleh saluran — sebagian karena logam menjepit level Fermi semikonduktor dan meningkatkan Schottky barrier yang harus dilewati pembawa muatan.
Perangkat laboratorium selama ini mengompensasi masalah tersebut dengan menjaga area kontak tetap besar, yang justru menghalangi penskalaan pitch — inti dari daya tarik transistor 2D. Untuk memecahkan trade-off ini, konsorsium membalik urutan fabrikasi konvensional: alih-alih mendepositkan logam ke atas film rapuh setelah saluran terbentuk, tim memola parit kontak berisi tungsten terlebih dahulu, lalu mentransfer saluran 2D di atasnya, dengan gerbang didepositkan di atas saluran.
Imec menyebut pendekatan ini sebagai aliran reverse thin-film transistor, dan mengaitkan geometri kontak bawah yang dihasilkan dengan perilaku off-state yang bersih — di mana kedua polaritas berhenti menghantarkan pada tegangan gerbang nol.
“Untuk pertama kalinya, kami mencapai CPP 50nm — metrik yang ditentukan oleh panjang gerbang dan panjang kontak sumber/drain — tanpa mempengaruhi kinerja n dan pFET 2D,” kata Gouri Sankar Kar, wakil presiden R&D untuk teknologi perangkat komputasi dan memori di Imec. Langkah EUV pemolaan tunggal, tambahnya, dikembangkan dalam kolaborasi erat dengan ASML.
Resolusi EUV, Bukan High-NA
Saluran 28nm dan pitch 50nm dicetak dengan satu eksposur EUV, masih dalam jangkauan resolusi pemindai EUV standar 0,33-NA. Pekerjaan High-NA EUV ASML dengan Imec menargetkan pitch yang jauh lebih rapat yang seharusnya memerlukan multi-pemolaan, tetapi pitch 50nm ini tidak memerlukan peralatan High-NA maupun beberapa eksposur. ASML mengaitkan resolusi EUV untuk memperpendek panjang saluran 2D yang sebelumnya dibiarkan besar oleh demonstrasi wafer 300mm karena bergantung pada litografi yang lebih tua.
Imec bukan satu-satunya pemain di bidang ini. Intel telah menjalankan program material 2D wafer 300mm sendiri dengan perusahaan tersebut, dan Samsung telah mendemonstrasikan pertumbuhan wafer skala besar MoS₂ kristal tunggal. Kelompok universitas juga telah mendorong transistor MoS₂ monolayer ke pitch gerbang mendekati node 1nm. Namun, yang membedakan pekerjaan Imec adalah kombinasi integrasi komplementer tipe-n dan tipe-p, pemolaan tunggal EUV, dan pitch yang relevan dengan node pada peralatan wafer 300mm penuh secara bersamaan.
Saluran 2D muncul setelah complementary FET (CFET) di sebagian besar peta jalan semikonduktor. Saluran TMD dengan ketebalan di bawah satu nanometer memungkinkan gerbang mengontrol saluran lebih ketat daripada nanosheet silikon setebal beberapa nanometer, yang mendukung switching pada tegangan lebih rendah seiring mengecilnya panjang gerbang.
Peta jalan jangka panjang Imec menempatkan saluran atom 2D setelah 2030. IEEE Spectrum melaporkan bahwa Imec memperkirakan CFET sekitar 2033 dan peralihan ke saluran semikonduktor 2D mendekati 2041. Sementara itu, peta jalan IRDS (International Roadmap for Devices and Systems) menjadwalkan saluran 2D paling cepat 2034 pada node 0,7nm — jadwal yang masih jauh melampaui silikon saat ini. TSMC baru memulai produksi volume node gate-all-around pertamanya, N2, pada akhir tahun lalu.
Baca Juga:
Tantangan Menuju Produksi Massal
Meskipun demonstrasi ini mengesankan, beberapa tantangan masih memisahkannya dari proses produksi. Pertama, integrasi yang dilakukan bersifat kuasi-CMOS: material tipe-n dan tipe-p ditempatkan berdampingan dengan mentransfer film ke wafer, bukan ditumbuhkan bersama dalam alur monolitik tunggal. Transfer skala wafer yang bebas residu pada throughput produksi masih belum terpecahkan.
Di luar itu, kontak resistansi rendah yang kompatibel dengan fab, doping yang terkontrol, dan data keandalan jangka panjang semuanya perlu diatasi. Dr. Min Cao, wakil presiden dan kepala petugas teknologi di TSMC, menggambarkan tujuan kolaborasi ini sebagai upaya mengurangi risiko transisi dari laboratorium ke fabrikasi untuk material saluran baru.
Pada jadwal yang diterbitkan Imec dan IRDS, transisi itu adalah masalah paling awal di tahun 2030-an, dan peran produksi pertama untuk saluran 2D kemungkinan besar adalah perangkat back-end atau wafer-backside sederhana, bukan logika berkinerja tinggi. Namun, rekayasa yang ditunjukkan pekan ini mempersempit pekerjaan yang tersisa menjadi masalah manufaktur, bukan pertanyaan tentang apakah perangkat dapat dibangun pada pitch yang relevan sama sekali.
Keberhasilan ini membuktikan bahwa transistor 2D komplementer dapat diintegrasikan pada pitch yang kompetitif dengan silikon mutakhir, membuka jalan bagi generasi semikonduktor berikutnya yang lebih hemat energi.
Untuk informasi lebih lanjut tentang tren terkini di industri semikonduktor, simak artikel tentang Meta AI Mode yang menggunakan postingan publik untuk hasil pencarian.
Komentar
Belum ada komentar.