Telset.id – Intel memperluas teknologi advanced packaging EMIB dan Foveros untuk mendukung prosesor AI berukuran hingga 12 reticle, dengan EMIB-T dijadwalkan masuk produksi massal pada 2027. Langkah ini menegaskan posisi Intel Foundry dalam membangun sistem AI berskala besar tanpa harus bergantung pada silicon interposer berukuran masif seperti yang digunakan kompetitornya.
Teknologi advanced packaging telah menjadi bagian integral dari desain CPU dan GPU modern. Hampir seluruh CPU high-end klien dan data center Intel mengandalkan Embedded Multi-die Interconnect Bridge (EMIB) serta Foveros. Kedua teknologi ini tidak lagi berjalan sebagai dua metode terpisah, melainkan saling melengkapi bersama proses teknologi terbaru Intel sebagai building block utama produk masa depan perusahaan.
Perjalanan advanced packaging Intel dimulai pada 2017 melalui CPU Kaby Lake-G dan FPGA Stratix 10. Meski saat itu topik packaging belum sepanas sekarang, Intel termasuk perusahaan pertama yang memaparkan roadmap detail prosesor multi-chiplet dengan teknologi integrasi 2.5D dan 3D pada 2020. Setelah kegagalan proses 10nm awal, strategi multi-chiplet menjadi cara Intel menghadirkan peningkatan performa dan fitur secara hemat biaya dengan cadence yang dapat diprediksi.
EMIB Menuju SiP 12 Reticle dan 24 HBM Stack
EMIB berkembang signifikan sejak masuk produksi massal pada 2017. Awalnya teknologi ini menjadi cara sederhana menghubungkan chiplet berdekatan tanpa silicon interposer mahal. Kini EMIB digunakan untuk prosesor data center dan disiapkan mendukung akselerator AI masif berukuran 12 kali reticle dengan puluhan silicon bridge, lebih dari 24 HBM stack, dan power delivery canggih.
Konsep dasar EMIB tetap sama. Intel menanam silicon bridge kecil ke dalam organic package substrate hanya di titik yang membutuhkan konektivitas die-to-die berdensitas tinggi. Pendekatan ini mengurangi penggunaan silicon dan memungkinkan sisa package memakai wiring substrate konvensional dengan bump pitch yang lebih longgar. Implementasi awal EMIB memakai bump pitch first-layer-interconnect (FLI) 55 µm, yang kemudian diturunkan ke 45 µm, lalu mengarah ke sekitar 36 µm dan pada akhirnya 25 µm.
Selain memperkecil pitch, Intel menambah fungsionalitas pada bridge. EMIB-M menyematkan metal-insulator-metal (MIM) capacitor ke dalam bridge untuk memperbaiki power delivery dan menekan fluktuasi tegangan di dekat compute die. EMIB-T membawa konsep ini lebih jauh dengan menambahkan through-silicon vias (TSVs) sehingga daya dapat mengalir vertikal melalui bridge alih-alih mengambil jalur memutar. Ini krusial untuk system-in-packages (SiP) multi-kilowatt dan subsistem memori kelas HBM4.
Roadmap EMIB menunjukkan evolusi dari 6 bridge pada generasi pertama menjadi lebih dari 38 bridge pada EMIB-T. Die complex tumbuh dari 2X reticle pada EMIB 1st Gen menjadi 12X reticle pada EMIB-T, dengan HBM stack meningkat dari 4 menjadi 24. Package size berkembang dari 50 × 50 mm pada 2017 menuju 120 × 180 mm untuk EMIB-T. Intel juga berencana menggabungkan EMIB pitch halus dengan glass-core substrate yang menawarkan stabilitas lebih baik dan warpage lebih rendah dibanding material organik.
Intel menyatakan EMIB-T on track untuk produksi massal pada 2027 dengan yield dan reliabilitas yang memenuhi target. “Customer interest in EMIB-T continues to be very high – the technology is compelling, providing capabilities for advanced AI silicon solutions which are not possible with today’s mainstream offerings,” kata Lip Bu Tan, chief executive Intel, dalam earnings call Agustus 2026. “We continue to have a growing EMIB-T backlog, yield and reliability are hitting targets, and we are focused on ramping the technology into high volume and high quality to support customer ramps in 2027.”
Baca Juga:
Intel memosisikan EMIB sebagai teknologi advanced packaging hemat biaya yang memakai local silicon bridge untuk koneksi logic-to-logic dan logic-to-HBM dalam substrate organik, alih-alih silicon interposer besar seperti solusi CoWoS-S milik TSMC. Namun ada aplikasi yang membutuhkan interposer rigid besar atau interposer organic redistribution layer yang fleksibel. Untuk itu, portofolio Foveros Intel mencakup Foveros-S, Foveros-R, dan Foveros-B yang secara langsung mencerminkan teknologi CoWoS-S, CoWoS-R, dan CoWoS-L milik TSMC.
Foveros Direct 3D dan Kombinasi EMIB 3.5D
Foveros berevolusi dari implementasi chip-on-wafer yang muncul pada 2019 bersama prosesor Lakefield menjadi keluarga luas teknologi integrasi 2.5D dan 3D. Teknologi Foveros orisinal memakai active silicon base die berbasis 22FFL dengan TSV dan active die yang ditempelkan face-to-face. Lakefield dan Ponte Vecchio memakai active base die dengan microbump pitch 36 µm, sedangkan Meteor Lake, Arrow Lake, dan Panther Lake memakai passive base dengan pitch yang sama.
Roadmap Foveros 2.5D terbaru memuat varian -S, -R, dan -B dengan target pitch di bawah 25 µm, peningkatan bump density dari 772 ke 1.600 koneksi per mm², serta chip-to-chip interconnect power 0.15 pJ/bit. Foveros-S menempatkan beberapa chiplet pada silicon interposer dan mendukung package hingga empat reticle. Foveros-R menghilangkan silicon interposer dan memakai fan-out RDL untuk mengoptimalkan biaya, dengan dukungan hingga tiga redistribution layer serta integrasi heterogen chiplet melalui UCIe. Intel menyatakan Foveros-R siap produksi pada 2027.
Foveros-B memperluas konsep ke desain AI/HPC yang lebih besar dengan menggabungkan RDL dan local silicon bridge aktif atau pasif. Teknologi ini memberi Intel opsi menengah antara implementasi RDL-only dan silicon interposer besar, sekaligus pesaing langsung CoWoS-R milik TSMC. Intel belum mengungkap kapan Foveros-B siap produksi komersial.
Langkah arsitektural terbesar dalam roadmap Foveros adalah Foveros Direct 3D yang beralih dari koneksi berbasis microbump menuju direct copper-to-copper hybrid bonding. Microbump konvensional tidak dapat menyusut selamanya karena solder membutuhkan dimensi cukup untuk menjaga yield dan reliabilitas, sementara solder sendiri menambah resistansi dan efek parasitik. Foveros Direct 3D menghilangkan solder dan langsung menyambungkan copper pad antar die, memungkinkan pitch di bawah 10 µm atau hingga 10 kali lebih halus dari microbump konvensional.
Intel mengklaim Foveros Direct 3D menawarkan bonding pitch sub-10 µm, interconnect density hingga 10.000 koneksi per mm², dan chip-to-chip interconnect power di bawah 0.05 pJ/bit. Konektivitas padat ini memperpendek jalur sinyal antar die bertumpuk, meningkatkan bandwidth, menurunkan latensi, dan memangkas energi transfer data. Direct bonding juga menciptakan jalur termal lebih kontinu antar die. Prosesor Intel Xeon 6+ ‘Clearwater Forest’ menjadi produk pertama yang memakai Foveros Direct 3D copper bonding secara volume untuk menempelkan compute chiplet Intel 18A ke active base die, dengan pitch 9 µm. Intel berencana memperkecil pitch ke 3 µm melalui Foveros Direct 3D generasi kedua.
Foveros dan EMIB juga dapat digabungkan menjadi EMIB 3.5D. Dalam arsitektur ini, Foveros menyediakan konektivitas 2.5D atau 3D lokal yang padat di dalam assembly chiplet, sementara EMIB menyediakan koneksi horizontal berbandwidth tinggi antar modul. Intel pertama kali memakai EMIB 3.5D untuk membangun compute GPU Ponte Vecchio yang mengintegrasikan 47 active tile dari lima process node dengan lebih dari 100 miliar transistor. Menariknya, Intel memilih tidak memakai EMIB 3.5D untuk prosesor Xeon ‘Diamond Rapids’ generasi berikutnya; CPU tersebut memakai Foveros Direct 3D untuk integrasi vertikal, sedangkan koneksi lateral memakai UCIe-S.
Sementara itu, industri teknologi terus bergerak di berbagai lini. Inisiatif seperti Operator AS Tolak MVNO menunjukkan dinamika adopsi teknologi di sektor telekomunikasi, sementara pendekatan pemasaran digital pun terus berubah seperti dibahas dalam Persaingan Digital Marketing. Di sisi perangkat, inovasi perangkat lunak seperti Alat Open Source juga memperlihatkan bagaimana ekosistem komputasi terus berkembang seiring kebutuhan pengguna.
Secara keseluruhan, EMIB bergerak menuju interconnect pitch yang lebih halus, vertical power delivery, glass substrate, dan package melebihi 12 reticle dengan lebih dari 24 HBM stack. Keluarga Foveros yang terus berkembang mencakup integrasi 2.5D hingga Foveros Direct 3D hybrid bonding ultra-padat. EMIB 3.5D menggabungkan modul bertumpuk vertikal dengan tautan EMIB lateral untuk menciptakan system-in-package heterogen besar bagi aplikasi AI dan HPC tanpa memakai silicon interposer raksasa. Untuk saat ini, Intel belum memiliki platform system-on-wafer yang memungkinkan prosesor wafer-scale seperti Cerebras WSE dan Tesla Dojo.
Komentar
Belum ada komentar.